恩智浦半導(dǎo)體有限公司（納斯達(dá)克代碼：NXPI）致力于通過創(chuàng)新為人們更智慧、安全和可持續(xù)的生活保駕護(hù)航。作為全球領(lǐng)先的嵌入式應(yīng)用安全連接解決方案提供商，恩智浦不斷尋求在汽車、工業(yè)和物聯(lián)網(wǎng)（IoT）、移

來源：芯片廠商介紹　2024-05-25

本次推文就從mos管的rout與L仿真結(jié)果與經(jīng)典長溝模型的差異，來體味理想與現(xiàn)實(shí)的落差吧。這種體驗(yàn)有助于我們體會(huì)mos電路設(shè)計(jì)的復(fù)雜性，體會(huì)經(jīng)典理論的設(shè)計(jì)指導(dǎo)性，體會(huì)到手工計(jì)算不能沒有，也不能完全靠

來源：硬件電路設(shè)計(jì)與研究　2024-05-23

共漏跟隨器的特性仿真下圖是最基礎(chǔ)的共漏射隨器，一、gmb、gmb、gmb/gm與Vsb在Vgs=1.2v、Vds=2.8v不變時(shí)，掃描背柵-VB電壓0--2v,得如下曲線：可見隨VB電壓越負(fù)gm、g

來源：硬件電路設(shè)計(jì)與研究　2024-05-23

When an electromagnetic wave propagates from the source, it transfers energy to objects in its path

來源：硬件電路設(shè)計(jì)與研究　2024-05-23

在EDA軟件設(shè)計(jì)中，比如我們可以針對(duì)yosys，我們可以自己設(shè)計(jì)一個(gè)frontend，以實(shí)現(xiàn)c/c++到verilog的轉(zhuǎn)換，此時(shí)我們就需要自己來設(shè)計(jì)一套編譯器，編譯器的詞法生成器有各種不同，常見的

來源：硬件電路設(shè)計(jì)與研究　2024-05-23

yosys綜合的開始于frontend,比如read_verilog，其讀入原始verilog設(shè)計(jì)文件，并轉(zhuǎn)化為yosys內(nèi)部的表述格式(RTLIL)，那么它是如何做到轉(zhuǎn)化的?其中涉及大家在編譯原

來源：硬件電路設(shè)計(jì)與研究　2024-05-23

我們在用verilog或VHDL設(shè)計(jì)數(shù)字系統(tǒng)時(shí)，通常有行為描述和結(jié)構(gòu)描述等多種表述方式，你寫的verilog或VHDL源碼都會(huì)被綜合器軟件轉(zhuǎn)化為RTL級(jí)描述，而RTL級(jí)描述也是用verilog或VH

來源：硬件電路設(shè)計(jì)與研究　2024-05-23

高速的IP數(shù)據(jù)的接收存盤與分發(fā)，是系統(tǒng)設(shè)計(jì)的關(guān)鍵之一，我們采用github上開源的網(wǎng)絡(luò)數(shù)據(jù)抓包庫npcap，npcap是一個(gè)網(wǎng)絡(luò)數(shù)據(jù)包抓包工具，是WinPcap的改進(jìn)版；它支持NDIS 6技術(shù)。Np

來源：硬件電路設(shè)計(jì)與研究　2024-05-23

長期從事數(shù)據(jù)采集和分析工作，一直有個(gè)想法：做個(gè)低成本的通用數(shù)據(jù)采集平臺(tái)，類似平臺(tái)大多使用高性能的FPGA/DSP來實(shí)現(xiàn)，編程開發(fā)需要專門的知識(shí)，并不適合大多數(shù)同學(xué)，基于PC機(jī)的數(shù)據(jù)分析是最方便的，可

來源：硬件電路設(shè)計(jì)與研究　2024-05-23

Texas Instruments(德州儀器)是一家全球性的半導(dǎo)體公司，致力于設(shè)計(jì)、制造、測試和銷售模擬和嵌入式處理芯片。Texas Instruments(德州儀器)推出的大約 80,000 種產(chǎn)

來源：芯片廠商介紹　2024-05-22